Algoritmo de Tomasulo

El Bus Común de Datos, o CDB, conecta a las estaciones de reserva directamente con las unidades funcionales (UF). De acuerdo a la definición del Algoritmo de Tomasulo, el CDB "preserva la precedencia, mientras que garantiza el soporte para la concurrencia"[1]^: 33 Esto tiene dos consecuencias importantes:

1. Las unidades funcionales (UF) pueden acceder al resultado de cualquier operación que tenga relación con el "registro de punto flotante", permitiendo que múltiples unidades esperen el resultado.
2. La unidad de Detección de errores (Hazard Detection) y la unidad de Control de ejecución (Control Execution) se encuentran distribuidas. Las estaciones de reserva controlan cuando una instrucción puede ser ejecutada, en lugar de haber una única unidad de Detección de errores dedicada.

Las instrucciones son emitidas de forma secuencial, por tanto las excepciones disparadas por estas ocurren en el mismo orden en que ingresan al procesador, sin importar que estén siendo ejecutadas en otro orden (no secuencial)

Unidad de Punto flotante de Tomasulo

El algoritmo de Tomasulo utiliza el renombrado de registros para ejecutar de forma correcta las instrucciones que no tienen orden. Todos los registros, los de uso general y los de la estación de reserva, guardan o un valor real o una etiqueta (placeholder). Si durante la etapa de Emisión, no se encuentra disponible un valor real para ser enviado a otro registro, se utiliza como valor una etiqueta (placeholder) indicando la estación de reserva que producirá el valor real. Cuando la unidad termina de transmitir el resultado en el Bus Común de Datos, la etiqueta es reemplaza con el valor real.

Cada Unidad Funcional (UF) tiene una única Estación de Reserva, estas guardan la información necesaria para ejecutar una única instrucción, incluyendo la operación y los operandos. Las UF comienzan a procesar cuando están libres y todos los operandos necesarios para ejecutar la instrucción contienen un valor real.

Podrían ocurrir excepciones para las que no existe suficiente información del estado, en cuyo caso el procesador puede lanzar una excepción "imprecisa". Este tipo de excepciones no pueden ocurrir en implementaciones que no sean OoOE, ya que el estado del procesador sólo varía en el orden del programa.

Los programas que experimentan excepciones precisas, en las que la instrucción que provocó la excepción puede ser determinada pueden reiniciar o reejecutar en el momento de la excepción. Sin embargo si se experimenta una excepción imprecisa no se puede en general reiniciar o rejecutar, ya que el sistema no puede determinar la instrucción que provocó la excepción.