Anexo:Familia MOS Technology 65xx
La serie MOS Technology 65xx es una familia de microprocesadores y microcontroladores de 8 y 16 bits diseñada por MOS Technology, basada en el Motorola 6800 (introducido alrededor de 1975). La familia 65xx incluía la 6502, utilizada en computadoras domésticas como el Commodore PET y VIC-20, la Apple II, la Atari 800 y la BBC Micro británica.
| Familia MOS Technology 65xx | ||
|---|---|---|
 | ||
| Información | ||
| Tipo | microprocesador | |
| Desarrollador | MOS Technology | |
| Fabricante | MOS Technology | |
El 6501 y el 6502 tienen paquetes DIP de 40 pines; el 6503, 6504, 6505 y 6507 son versiones DIP de 28 pines, para reducir el costo de chip y placa de circuito. En todas las versiones de 28 pines, el recuento de pines se reduce al omitir algunos de los pines de dirección de alto orden y varias combinaciones de pines de función, lo que hace que esas funciones no estén disponibles.
Por lo general, los 12 pines omitidos son los tres pines no conectados (NC), uno de los dos pines Vss, uno de los pines del reloj, el pin SYNC, el pin de desbordamiento (SO) establecido, ya sea la interrupción enmascarable o la interrupción no enmascarable (NMI), y las cuatro líneas de dirección más significativas (A12 – A15) son los 12 pines omitidos para reducir el recuento de pines de 40 a 28. La omisión de cuatro pines de dirección reduce la capacidad de direccionamiento externo a 4 KB (de los 64 KB del 6502), aunque el registro interno de la PC y todos los cálculos efectivos de direcciones permanecen en 16 bits.
Una computadora popular basada en 6502, la Commodore 64, usaba una CPU 6502 modificada, la 6510. A diferencia del 6503 – 6505 y 6507, el 6510 es un chip de 40 pines que agrega hardware interno: un puerto de E/S paralelo de 8 bits asignado a las direcciones 0000 y 0001. El 6508 es otro chip que, como el 6510, agrega hardware interno: 256 bytes de SRAM y el mismo puerto de E/S de 8 bits que presenta el 6510. Aunque estos chips no tienen un número reducido de pines en comparación con el 6502, necesitan 8 pines nuevos para el puerto de E/S paralelas agregado. En este caso, no hay líneas de dirección entre los 8 pines eliminados.
Integrantes de la familia
MOS 6501
El 6501 fue el primer microprocesador que se vendería por $25 la unidad, muchísimo más económico que los de la competencia. Fue creado por varios exmiembros del equipo de diseño de Motorola y era compatible a nivel de pines con el microprocesador de Motorola 6800. No era compatible a nivel de software, ofreciendo varios modos de direccionamiento no disponibles en el 6800.
MOS 6502
El 6502 es una modificación del 6501, a raíz de un litigio con Motorola sobre el diseño de los pines.[1] De este surgieron múltiples variantes, con mejoras en rendimiento y costos. Es usado por Apple IIe, Commodore PET, VIC-20, entre otros.
MOS 6507
El 6507 fue una versión de bajo costo del 6502. Incluía solamente 13 pines del bus de direcciones en vez de los 16 pines originales, esto le permitía direccionar únicamente 8 KB de memoria que de todas formas era una cantidad suficiente para los sistemas de esa época. Fue utilizado en el Atari 2600 y las unidades de disco flexible 810 y 1050 de las computadoras Atari de 8 bits.
MOS 6508
El 6508 es otra mejora del 6502, el cual incorpora dos mejoras adicionales: un puerto de E/S digital interno, y 256 bytes de SRAM interna.
MOS 6509
El 6509 es otra mejora al 6502. Fue capaz de direccionar hasta 1 megabyte of RAM a través de la conmutación de bancos de memoria. Si bien numerosos procesadores basados en 6502 podían hacer la conmutación de bancos, lo hicieron a través de una lógica separada. El 6509 tenía esta lógica en el chip. El 6509 tenía fama de ser difícil de programar, debido a su esquema de cambio de banco, y nunca le fue bien. Fue utilizado en la desafortunada línea de computadoras Commodore CBM-II.[2]
MOS 6510
El 6510 es otra modificación del 6502. Agrega un puerto de E/S de 8 bits de propósito general. Fue ampliamente usado en el Commodore 64 y, en cantidades significativamente más pequeñas, en el SX-64.
MOS 8502
El 8502 es una variante del 6510, usado en el Commodore 128. Puede funcionar a 2 MHz y cambiar fácilmente a los MHz del 6510, para retrocompatibilidad con el C64.
Variantes de terceros
WDC 65C02
El WDC 65C02 (también llamado 65C02 y W65C02) es una versión mejorada del 6502 desarrollada por Western Design Center, realizada por William D. Mensch, Jr. Este y sus variantes fueron utilizados en el Apple IIc, Atati Lynx, PC Engine, entre otros.
MOS 65CE02
El MOS 65CE02 es un derivado del WDC 65C02. Es un núcleo de CPU que se utilizó en el microcontrolador CSG 4510 (que combina una CPU y varios componentes de entrada/salida) en el Commodore 65, y la tarjeta de puerto serie Commodore A2232 para el Commodore Amiga.
WDC 65C816
El 65C816 es un microprocesador de 8 y 16 bits basado en el WDC 65C02. Fue utilizado en el Apple IIGS, y es la base del diseño del Ricoh 5A22.
WDC 65C134
El W65C134S es un microcontrolador de 8 bits totalmente estática fabricada en un solo chip que utiliza un proceso CMOS de baja potencia.
WDC 65C265
El W65C265S es un microcontrolador de 16 bits orientado al bajo consumo de energía y alta confiabilidad.
Hudson Soft HuC6280
El HuC6280 es una variante mejorada del WDC 65C02, usado en el PC Engine y TurboExpress como CPU principal, y varios Arcades.[cita requerida]
Mitsubishi 740
El Mitsubishi 740 es otra variante del 6502, fabricada por Mitsubishi Electric, utilizado principalmente en aplicaciones embebidas de un solo chip.
Ricoh 2A03
El Ricoh 2A03 es una CPU de 8 bits basada en el 6502, fabricada por Ricoh, a solicitud de Nintendo. Es la CPU principal de la Nintendo Entertainment System.
Ricoh 5A22
El Ricoh 5A22 es una variante del WDC 65C816. Fue la CPU encargada por Nintendo a Ricoh para equipar al Super Nintendo Entertainment System como su CPU principal. Tiene un bus de datos de 8 bits, un acumulador de 16 bits, y un bus de direcciones de 24 bits.
SNES Super Accelerator 1
| SA1 | ||
|---|---|---|
| Super Accelerator 1 | ||
 Chip SA1 | ||
| Información | ||
| Tipo | coprocesador | |
| Desarrollador | Nintendo | |
| Fabricante | Ricoh | |
| Fecha de lanzamiento | 1995 | |
| Datos técnicos | ||
| Memoria | 2 KB | |
| Frecuencia de reloj de CPU | 10,74 MHz | |
| Conjunto de instrucciones | MOS 6502 | |
El Super Accelerator 1 (SA-1 o SA1) es un chip de apoyo usado en algunos cartuchos de SNES, entre ellos el Super Mario RPG: Legend of the Seven Stars.[3]
Similar a la CPU 5A22 en la consola SNES, el SA-1 contiene un núcleo de procesador basado en el 65C816 con varios temporizadores programables. El SA1 no funciona como una CPU esclava para el 5A22; ambos pueden interrumpirse mutuamente de forma independiente.
El SA1 también presenta una gama de mejoras sobre el estándar 65C816:
- 10.74 MHz de velocidad de reloj, en comparación con el máximo de 5A22 de 3.58 MHz
- RAM más rápida, que incluye 2 KB de RAM interna
- Capacidades de mapeo de memoria
- Almacenamiento y compresión de datos limitados.
- Nuevos modos DMA, como la transferencia de mapa de bits a plano de bits
- Funciones aritméticas (multiplicación, división y acumulativa)
- Temporizador de hardware (ya sea como un temporizador lineal de 18 bits o sincronizado con la PPU para generar un IRQ en una ubicación específica de la línea de exploración H/V)
- Bloqueo CIC incorporado, para protección de copia y control de marketing regional
El pirata informático brasileño ROM Vitor Vilela ha creado parches ROM para Contra III: The Alien Wars, Gradius III y Super Mario World que transfieren parte del trabajo de la CPU Super Famicom/Super Nintendo al coprocesador SA-1. Esto ha resultado en una versión de los juegos sin la desaceleración infame, incluso en el notorio nivel de burbuja (Etapa 2).[4][5]
Referencias
- Waller, Larry (13 de noviembre de 1975). «News briefs: Motorola seeks to stop microprocessor foe». Electronics (New York: McGraw-Hill) 48 (23): 38."Motorola dijo la semana pasada que buscaría una orden judicial inmediata para evitar que MOS Technology Inc., Norristown, Pa., Fabrique y venda productos con microprocesador, incluido su MCS6500." (Este número fue publicado el 7 de noviembre.)
- Hoja de datos del MOS 6509.
- «SA1 Demonstration Program». SNES Central. Archivado desde el original el 4 de octubre de 2011. Consultado el 20 de agosto de 2008.
- https://arstechnica.com/gaming/2019/05/28-years-later-hacker-fixes-rampant-slowdown-on-snes-gradius-iii/
- https://www.retrorgb.com/sa-1-support-added-to-contra-iii.html
Enlaces externos
- Esta obra contiene una traducción derivada de «List of Super NES enhancement chips» de Wikipedia en inglés, publicada por sus editores bajo la Licencia de documentación libre de GNU y la Licencia Creative Commons Atribución-CompartirIgual 4.0 Internacional.
- Esta obra contiene una traducción derivada de «Ricoh 5A22» de Wikipedia en inglés, publicada por sus editores bajo la Licencia de documentación libre de GNU y la Licencia Creative Commons Atribución-CompartirIgual 4.0 Internacional.
- Esta obra posee contenidos de Free On-line Dictionary of Computing previos al 1 de noviembre de 2008, publicados bajo los términos de GFDL, versión 1.3 o posterior.
| Control de autoridades |
|
|---|
Datos: Q1962604