Puerta XOR

Existen dos símbolos para las compuertas XOR que corresponden a la norma estadounidense ANSI/IEEE Std 91-1984 y su supplemento ANSI/IEEE Std 91a-1991., conocida como "símbolo característico" y el símbolo 'rectangular' basado en la norma europea IEC 60617-12.

Símbolo característico XOR

Símbolo rectangular XOR

Si no se dispone de una compuerta XOR de dos entradas, es posible implementarla partiendo de otras compuertas disponibles. Una construcción trivial es la de conectar la salida de una compuerta XNOR a la entrada de una puerta NOT. Otra forma, es implementar directamente la expresión de la lógica XOR, ${\displaystyle \scriptstyle A\cdot {\overline {B}}+{\overline {A}}\cdot B}$ pero implica el uso de dos puertas NOT, dos AND y otra OR. Una forma más sencilla se implementa con cuatro compuertas NAND o cinco NOR. De hecho, estas suelen ser llamadas "puertas universales" ya que cualquier función lógica se puede implementar solamente con estas.

Como alternativa, podemos aplicar álgebra booleana para transformar ${\displaystyle \scriptstyle A\cdot {\overline {B}}+{\overline {A}}\cdot B\equiv (A+B)\cdot }$ ( ${\displaystyle \scriptstyle {\overline {A}}+{\overline {B}}}$) y aplicar la ley de De Morgan al segundo término para obtener ${\displaystyle \scriptstyle (A+B)\cdot }$ ${\displaystyle \scriptstyle {\overline {(A\cdot B)}}}$ que puede ser implementado usando solo tres puertas; Una OR, una NAND y una AND.

Compuerta XOR construida usando solamente compuertas NAND.

Circuito de puerta XOR construido utilizando solo puertas NOR.

Circuito de puerta XOR construido utilizando tres puertas diferentes

La lectura estricta de la definición de la o exclusiva, u observación del símbolo rectangular IEC, plantea la cuestión de un correcto comportamiento con entradas adicionales. Si una puerta lógica aceptara tres o más entradas y produce una salida verdadera si exactamente una de esas entradas fuera verdadera, entonces, en efecto, sería un detector One-hot (y de hecho este es el caso de solo dos entradas). Sin embargo, en la práctica rara vez se implementa de esta manera

Es más común considerar entradas subsiguientes como se aplica mediante una cascada de operaciones binarias o exclusiva-: las primeras dos señales son alimentadas a una puerta XOR, la salida de esa puerta es alimentada a una segunda puerta XOR junto con la tercera señal, y así sucesivamente para todas las señales restantes. El resultado es un circuito que genera un 1 cuando el número de 1s en sus entradas es impar, y un 0 cuando el número de 1s entrantes es par. Esto hace que sea útil en la práctica como un generador de paridad o un sumador de módulo-2.

Por ejemplo, el microchip 74LVC1G386 se anuncia como una puerta lógica de tres entradas, e implementa un generador de paridad.[2]

• De dos entradas: CD 4070 (lógica CMOS)
• De dos entradas: CD 4030 (lógica CMOS)
• De dos entradas: SN7486 (lógica TTL)

• Puerta AND
• Puerta OR
• Puerta NOT
• Puerta NAND
• Puerta NOR
• Puerta XNOR
• Álgebra de Boole
• Puerta lógica

• Wikimedia Commons alberga una categoría multimedia sobre Puerta XOR.

• Puerta XOR Interactiva, Demostrar el flujo lógico del circuito de la puerta XOR creada con el simulador de Teahlab. (en inglés)
• «Tecnología de las computadoras, Prof. Ing. Mauricio Vistosi». blogspot.com. Consultado el 24 de agosto de 2014.
• «Web sobre Arquitectura de Computadores y Electrónica Digital». vistosi.com.ar. Archivado desde el original el 1 de julio de 2014. Consultado el 24 de agosto de 2014.
• Esta obra contiene una traducción total derivada de «XOR gate» de Wikipedia en inglés, concretamente de esta versión, publicada por sus editores bajo la Licencia de documentación libre de GNU y la Licencia Creative Commons Atribución-CompartirIgual 4.0 Internacional.