معالجات 5 نانو
في تصنيع أشباه الموصلات، تحدد خارطة الطريق الدولية للأجهزة والأنظمة الخمسة نانومتر كعقدة تقنية موسفت بعد 7 نانومتر. اعتبارًا من عام 2019، بدأت إلكترونيات سامسونج وشركة تايوان لصناعة أشباه الموصلات المحدودة في إنتاج 5 نانومتر، [1] [2] وتخطط لبدء الإنتاج الضخم في عام 2020. [3] [4] سوف يكون هناك توجه إلى هكذا دقة لما سوف تحمله من قدرة هائلة وكبيرة في استيعاب أحجام الترانزيستور ضخمة جدا.
| تصنيع عناصر أشباه الموصلات |
|---|
 |
|
مقاييس الموسفت
|
|
|
|
|
الفائدة من دقة التصنيع هو أنها كلما كانت بدقة أقل كلما كان ذلك يعني أن المساحة أصبحت متوفرة من أجل ضخ المزيد من الترانزيستور لزيادة الأداء وخفض استهلاك الطاقة وحرارتها. ويعود ذلك، لأنه كلما أصبح الترانزيستور أصغر ومكدس أكثر بداخل الرقاقة ذات دقة تصنيع أصغر، فإن ذلك لن يتطلب من الالكترونات أن تنتقل لمسافة أبعد أثناء الانتقال بين بعضها البعض, مما يوفر أداء أفضل وطاقة أقل. ستسمح 5 نانو بدمج عدد هائل من الترانزستورات،يصل عددها إلى 30 مليار ترازستور في مساحة دقيقة جدا لا تتعدى حجم ظفر الأصبع. تقدم المعالجات المصنعة بدقة 5 نانومتر قوة في الأداء بنسبة 40 في المئة مقارنة بشرائح 10 نانومتر ، كما أنها توفر الطاقة بنسبة 75 في المئة مع الحفاظ على نفس الأداء.
5 نانومتر
| سامسونج [5] | TSMC [6] | خارطة طريق IRDS 2017 [7] | ||
|---|---|---|---|---|
| اسم العملية (نانومتر) | 5LPE | رقم 5 | 7 | 5 |
| كثافة الترانزستور (MTr / mm 2 ) | 127 | 173 [8] | 222 (37 × 6) † | 300 (50 × 6) † |
| حجم خلية البتات SRAM (μm 2 ) | 0.026 | 0.017–0.019 | 0.027 | 0.020 |
| خطوة بوابة الترانزستور (نانومتر) | 57 | 48 | 48 | 42 |
| خطوة الربط (نانومتر) | 36 | 30 | 28 | 24 |
| سنة إنتاج المخاطر | 2018 [1] | 2019 [2] | 2019 | 2021 |
| † على أساس خلية 6T SRAM 111 | ||||
بعد 5 نانومتر
3 نانومتر (3 نانومتر) هو ما بعد 5 نانومتر. اعتبارًا من 2019 تخطط سامسونج و TSMC لتسويق 3 نانومتر.
المراجع
- Shilov, Anton، "Samsung Completes Development of 5nm EUV Process Technology"، anandtech.com، مؤرشف من الأصل في 20 أبريل 2019، اطلع عليه بتاريخ 31 مايو 2019.
- TSMC and OIP Ecosystem Partners Deliver Industry’s First Complete Design Infrastructure for 5nm Process Technology (press release)، TSMC، 03 أبريل 2019، مؤرشف من الأصل في 14 مايو 2020
- Shilov, Anton (23 أكتوبر 2019)، "TSMC: 5nm on Track for Q2 2020 HVM, Will Ramp Faster Than 7nm"، www.anandtech.com، مؤرشف من الأصل في 11 يونيو 2020، اطلع عليه بتاريخ 1 ديسمبر 2019.
- Shilov, Anton (31 يوليو 2019)، "Home>Semiconductors Samsung's Aggressive EUV Plans: 6nm Production in H2, 5nm & 4nm On Track"، www.anandtech.com، مؤرشف من الأصل في 09 مايو 2020، اطلع عليه بتاريخ 1 ديسمبر 2019.
- Jones, Scotten، 7nm, 5nm and 3nm Logic, current and projected processes، مؤرشف من الأصل في 1 يونيو 2019
- Schor, David (06 أبريل 2019)، "TSMC Starts 5-Nanometer Risk Production"، WikiChip Fuse (باللغة الإنجليزية)، مؤرشف من الأصل في 05 مايو 2020، اطلع عليه بتاريخ 07 أبريل 2019.
- "IRDS international roadmap for devices and systems 2017 edition" (PDF)، مؤرشف من الأصل (PDF) في 25 أكتوبر 2018.
- Jones, Scotten (3 مايو 2019)، "TSMC and Samsung 5nm Comparison"، Semiwiki، مؤرشف من الأصل في 13 يونيو 2020، اطلع عليه بتاريخ 30 يوليو 2019.
بوابة إلكترونيات
بوابة تقنية النانو